《ASIC Design and Synthesis：RTL Design Using Verilog》

请叫我雷锋 · 发表于 2021-2-9 09:00:03

您需要登录才可以下载或查看，没有账号？立即注册

x

《ASIC Design and Synthesis：RTL Design Using Verilog》
ASIC设计与综合：使用Verilog进行RTL设计
作者：Vaibbhav Taraate
出版社：Springer
出版时间：2021年

专业书籍
下载地址：（回复后可见）

游客，如果您要查看本帖隐藏内容请回复

o0o · 发表于 2021-2-9 09:01:46

谢谢啊

wx_oLmyzY5p · 发表于 2021-2-9 09:46:11

谢谢啊

AUREATE · 发表于 2021-2-9 10:09:38

谢谢雷锋

我回来了 · 发表于 2021-2-10 15:51:36

感谢分享

pang · 发表于 2021-2-15 18:14:41

谢谢

Verilog_HDL · 发表于 2021-3-11 21:45:49

一本好书啊。谢谢共享

yuweitech · 发表于 2021-10-8 16:36:59

感谢书籍

zt5169 · 发表于 2021-10-30 19:15:36

非常难得的综合书籍

账号		自动登录	找回密码
密码			立即注册

PDF图文印刷数码书籍，非常便宜