《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

请叫我雷锋

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》
逻辑综合和SOC原型设计：使用VHDL的RTL设计
作者：Vaibbhav Taraate
出版社：Springer
出版时间：2020年

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

专业书籍
下载地址：（回复后可见）

游客，如果您要查看本帖隐藏内容请回复

AUREATE

谢谢雷锋

pang

谢谢

wx_oLmyzY5p

谢谢雷锋

青衿秀智

感谢楼主分享

o0o

谢谢啊

sjjoe

kankan.thanks