论坛 › 图书资料下载 › 《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

请叫我雷锋 发表于 2021-2-4 09:00:06

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》

《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》
逻辑综合和SOC原型设计：使用VHDL的RTL设计
作者：Vaibbhav Taraate
出版社：Springer
出版时间：2020年






专业书籍
下载地址：（回复后可见）
**** Hidden Message *****

AUREATE 发表于 2021-2-4 10:27:54

谢谢雷锋

pang 发表于 2021-2-5 09:22:37

谢谢

wx_oLmyzY5p 发表于 2021-2-6 17:45:16

谢谢雷锋

青衿秀智 发表于 2021-7-20 01:16:27

感谢楼主分享

o0o 发表于 2022-10-19 14:13:13

谢谢啊

sjjoe 发表于 2024-7-26 21:28:38

kankan.thanks

查看完整版本: 《Logic Synthesis and SOC Prototyping：RTL Design using VHDL》